有些測試,還真不是你夠努力就能測出來的

來源:一博自媒體 時間:2020-7-13 類別:微信自媒體

公眾號 | 高速先生
B站 | 一博科技
作者 | 黃剛(一博科技高速先生團隊隊員)

據說人生這三個方式能解決幾乎所有生活中遇到的問題:“多喝水”、“重啟”和“不行就算了”。放在高速先生前面的話,“喝水”和“重啟”自然不在話下;對于“不行就算”?努力的高速先生通常不會,但是面對下面這個測試,高速先生也一度產生了這個想法……
 
高速先生聽說過很多SI的結論,也通過測試能逐一的把它們呈現出來。我們做過了幾十款的測試板去驗證業界已有的或者自己腦洞大開“創造”出來的一些SI的結論,基本上大多都是通過一次測試就能把結論驗證清楚,然而有一個DUT(待測物),高速先生印象中做了5,6個測試板都依然沒把它真實的特性測試出來。恩,沒錯,就是今天的主人公,玻纖效應。它的影響和原因高速先生已經在以往的文章中分享了N+1遍了,這里再再再一次不重復了哈。但是理論是理論,那么到底能不能從真正測試中去測出來它的影響呢?我相信業界都很想測試出來而又很難以測試出來。高速先生以往也一直很努力想去實現這個目的,一開始高速先生也和業界一樣,使用著最常規的方法進行玻纖效應的測試,那就是“碰運氣”。也就是做一大把一樣的差分線在測試板上或者在同一批次上,希望總有那么幾對能呈現出玻纖效應的影響特性出來。

 
是的,我們期望的是在可能幾十對差分線里面發現一對是下面這個樣子的,也就是剛好一根走在玻纖上,一根走線空窗上,這樣的話才能看到由玻纖布帶來的影響。
 
因此為了驗證的效果我們一般都會選取玻纖開窗比較大的PP類型,也就是傳說中的“1080”。由于它的玻纖編織窗口比較大,玻纖和窗口(也就是填滿樹脂的位置)的DK(介電常數)會有所差異,我們差分線P和N分別走到不同DK的位置表現出來的影響就稱為玻纖效應咯。它的影響主要來自和P和N經歷了不同介電常數之后的延時會不同,我們知道skew對差分線會產生比較大的影響,這和走線的不等長產生的時序問題是類似的。
 
關于時序,可以觀看下高速先生隊長親自拍攝的視頻哈,講得通俗易懂。

但是現實中差分線不會那么聽話的剛好走到這個特定的位置,因為加工的時候對PP的裁剪和擺放都是隨機的,而我們設計的走線是無法預先知道,所以對于這種偶然的現象,一般來說測試很多對5inch,10inch的差分線都是以下這個結果。差分對間P和N的skew也就是那么1ps以內,壓根測試不出來理論上所說的幾個ps到10幾ps的差別。
 
高速先生的測試經驗告訴我們,通過增加測試的差分對數量去捕捉玻纖效應并不一定能成功(很大概率會無功而返),原因在于設計的差分線并不能很好的找到玻纖布空窗的位置,另外差分線的線寬和間距和玻纖的間隙也會互相重疊。因此我們能不能找到一個可以無視前面的限制的測試思路呢?
 
高速先生對玻纖布進行了一些定量的研究,發現它們有幾個特點,一是有規律的編織,每一行/列基本一致;另外是空窗的大小在幾mil到十幾mil之間(看不同的pp類型)。然后……高速先生就想到了一個理論上一定能測試玻纖效應的方法!
 
來了來了,本文的核心內容來啦!我們用單端線進行設計,這樣首先就能規避差分線同時在空窗或者玻纖上從而掩蓋玻纖效應的問題,然后我們同樣的做8到10根單端線,但是和之前任意擺放不同的是,我們這邊的單端線要遵循一個規律,就是以1mil的間距進行遞增來擺放,也就是下圖這個設計了。
 
為什么要把間距做成這樣了,估計厲害的粉絲們已經看明白了。就是讓設計在玻纖的無規律中去捕捉規律,我們雖然不知道哪個地方是我們需要的空窗位置,但是按照玻纖的排列方式以及空窗的大概長度,我們以1mil進行有規律的遞增時,理論上總有一根能進入到空窗里面,當然也會有一些完全不在空窗里,正好能測試出兩個極端的情況。
 
說做就說,我們立馬進行了設計,然后一會之后就拿到了加工出來的板子。高速先生迫不及待進行了測試,從測試結果來看果然驗證了之前的設想。我們測試了同一個板上設計的有規律單端線,然后去看每根線的延時對比。我們把每根走線的延時匯總在一起發現,最極端的兩根單端線的延時差達到了16ps!!!
 
這個時候大家可能無法想象到為什么高速先生會對16ps連給三個“!”,我們還可以做這么一個操作:把任意兩根單端線合成一對差分線,來看差分線的損耗結果。我們從上面的很多根單端里選出兩個延時差異最大和兩根差異最小的來進行差分合成,它們的損耗和模態轉換結果對比如下:
 
可以看到插入損耗在10GHz以后就明顯的變差,后面頻段的損耗幾乎增加了一倍。當然這都是由于兩根單端線的延時造成模態的轉換,所以也是充分說明了對內skew的差異對差分線的影響程度了。


上一篇:你相信有一天BGA里面不能走差分線嗎?下一篇:從fail到pass,DDR調試到底經歷了什么?

文章標簽

案例分享 Cadence等長差分層疊設計串擾 串行 DDR | DDR3DFM 電阻電源Fly ByEMC反射高速板材 HDIIPC-D-356APCB設計誤區PCB設計技巧 SERDES與CDR S參數 時序射頻 拓撲和端接 微帶線 信號傳輸 Allegro 17.2 小工具 阻抗


線路板生產

熱門文章

典型案例


河北快三开奖结果遗漏 二人麻将免费下载 27快乐10分走势图 辽宁11选5技巧一定牛 棋牌游戏金蟾捕鱼 麻将棋牌辅助器通用 福利彩票怎么网上买 重庆快乐10 湖北体彩11选5近50期查询 ag捕鱼王 常来湖南麻将下载 92游戏平台 辽宁体彩11选5计划 手机ag捕鱼王骗局 优乐江西麻将版本大全 冠通棋牌官方网站 2020年今晚开奖结果